1,、設(shè)計(jì)前的準(zhǔn)備工作

　　在設(shè)計(jì)開(kāi)始之前，必須先行思考并確定設(shè)計(jì)策略,，這樣才能指導(dǎo)諸如元器件的選擇,、工藝選擇和電路板生產(chǎn)成本控制等工作。就SI而言,，要預(yù)先進(jìn)行調(diào)研以形成規(guī)劃或者設(shè)計(jì)準(zhǔn)則,，從而確保設(shè)計(jì)結(jié)果不出現(xiàn)明顯的SI問(wèn)題,、串?dāng)_或者時(shí)序問(wèn)題,。（：EDA設(shè)計(jì)智匯館）

　　2、電路板的層疊

　　某些項(xiàng)目組對(duì)PCB層數(shù)的確定有很大的自主權(quán),，而一些項(xiàng)目組卻沒(méi)有這種自主權(quán),，了解你所處的位置很重要。

　　其它的重要問(wèn)題包括：預(yù)期的制造公差是多少,？在電路板上預(yù)期的絕緣常數(shù)是多少,？線(xiàn)寬和間距的允許誤差是多少？接地層和信號(hào)層的厚度和間距的允許誤差是多少,？所有這些信息可以在預(yù)布線(xiàn)階段使用,。

　　根據(jù)上述數(shù)據(jù)，你就可以選擇層疊了,。注意,，幾乎每一個(gè)插入其它電路板或者背板的PCB都有厚度要求，多數(shù)電路板制造商對(duì)其可制造的不同類(lèi)型的層有固定的厚度要求,，這將會(huì)極大地約束終層疊的數(shù)目,。你可能很想與制造商緊密合作來(lái)定義層疊的數(shù)目。應(yīng)該采用阻抗控制工具為不同層生成目標(biāo)阻抗范圍,，務(wù)必要考慮到制造商提供的制造允許誤差和鄰近布線(xiàn)的影響,。

　　在信號(hào)完整的理想情況下,，所有高速節(jié)點(diǎn)應(yīng)該布線(xiàn)在阻抗控制內(nèi)層（例如帶狀線(xiàn)）。要使SI并保持電路板去耦,，就應(yīng)該盡可能將接地層/電源層成對(duì)布放,。如果只能有一對(duì)接地層/電源層，你就只有將就了,。如果根本就沒(méi)有電源層,，根據(jù)定義你可能會(huì)遇到SI問(wèn)題。你還可能遇到這樣的情況,，即在未定義信號(hào)的返回通路之前很難仿真或者仿真電路板的性能,。

　　3、串?dāng)_和阻抗控制

　　來(lái)自鄰近信號(hào)線(xiàn)的耦合將導(dǎo)致串?dāng)_并改變信號(hào)線(xiàn)的阻抗,。相鄰平行信號(hào)線(xiàn)的耦合分析可能決定信號(hào)線(xiàn)之間或者各類(lèi)信號(hào)線(xiàn)之間的“安全”或預(yù)期間距（或者平行布線(xiàn)長(zhǎng)度）,。比如，欲將時(shí)鐘到數(shù)據(jù)信號(hào)節(jié)點(diǎn)的串?dāng)_限制在100mV以?xún)?nèi),，卻要信號(hào)走線(xiàn)保持平行,，你就可以通過(guò)計(jì)算或仿真，找到在任何給定布線(xiàn)層上信號(hào)之間的小允許間距,。如果設(shè)計(jì)中包含阻抗重要的節(jié)點(diǎn)（或者是時(shí)鐘或者專(zhuān)用高速內(nèi)存架構(gòu)）,，你就必須將布線(xiàn)放置在一層（或若干層）上以得到想要的阻抗。（：EDA設(shè)計(jì)智匯館）