DDR3測試解決方案  DDR3信號完整性測試

Fly-by 拓撲結構

        為了改善信號完整性， DDR3內存模組采用了 Fly-by 拓撲結構,。模組上的 DDR3芯片共享一組 CLK管腳,、地址管腳和控制管腳。由于信號傳播延遲的存在,，模組上的 DDR3芯片會在不刻進行數(shù)據(jù)的輸入 / 輸出,。在進行模組測試時，測試設備應具備對不同測試通道進行時間補償?shù)哪芰Α?nbsp;

DDR3測試解決方案

        針對 DDR3測試所面臨的特點和挑戰(zhàn),，測試系統(tǒng)需提供更高的數(shù)據(jù)速率,，我們采用的泰克測試系統(tǒng)，系統(tǒng)中的測試通道配備了參考電壓補償電路,。該電路可以根據(jù) DR輸出的變化,，實時地對參考電壓進行補償，保證了數(shù)據(jù)判斷的可靠性,，從而克服 I/O Dead Band 帶來的不利影響,。

       系統(tǒng)提供了Multi-Scan Strobe功能 , 通過對芯片輸出信號進行連續(xù)采樣，記錄并計算采樣時的PASS/FAIL 分界點,。采用 Multi-Scan Strobe 功能所帶來的好處是,，在一個測試周期中可以連續(xù)觸發(fā)多個采樣信號，只需單次運行測試向量就可以獲得 PASS到FAIL以及FAIL到PASS的轉換點 ( 即得目標時間點的具體數(shù)值 ) ,。相比以往業(yè)界常用的邊界掃描方式（同一個測試周期觸發(fā)一個采樣信號,，通過不斷改變采樣信號的時間，反復運行測試向量來尋找 PASS/FAIL的轉換點）,，Multi-Scan Strobe功能大大節(jié)約了時間參數(shù)測試的時間,。

淼森波實驗室提供的高速電路測試服務項目有：

① SI信號完整性測試，主要內容是電源上電時序,、復位,、時鐘、I2C,、SPI,、Flash、DDR,、JTAG接口,、CPLD接口測試,、URAT測試、網(wǎng)口測試,、USB2.0/USB3.0測試、MIPI測試,、HDMI測試,、及板卡上其它芯片接口的信號測試。

② PI電源完整性測試,，主要內容是電源的電壓值（精度）,、電源噪聲/紋波、電壓上下波形,、測量緩啟動電路參數(shù),、電源電流和沖擊電流、電源告警信號,、冗余電源的均流參數(shù),。

③ 接口一致性測試，主要有以太網(wǎng),、USB2.0,、USB3.0、MIPI,、HDMI,、SATA、Display Port,、PCIE,。